PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-232890

(43)Date of publication of application: 14.09.1990

(51)Int.Ci.

G11C 11/401

(21)Application number: G1-051919

(71)Applicant: HITACHI LTD

(22)Date of filing:

(72)Inventor: KATAYAMA KUNIHIRO

NAKATANI KOICHI KORIYAMA TOMOHISA

(54) MAIN MEMORY CONTROLLER

(57)Abstract:

PURPOSE: To shorten a processing time by controlling the fast access mode of a DRAM according to the selection of an access means

selecting means.

CONSTITUTION: An access means selecting means 6 measures the address hit and miss hit of a row address at the time of an access and compares them with a set value. Based on the result of this comparison, an access means 4 by decided result and a normal access means 5 are selected and switched. Thus, since the fast access mode of the DRAM is applied or not applied according to the selection of the access means selecting means, it can be prevented the processing time is increased since an access time is increased more than the normal access when the row address is updated in the fast access mode. Then, there is an effect to improve the performance of main memory control.



@ 日本団特許庁(JP)

① 特許出願公開

の 今 悶 特 許 今 報 (A) 平2-232890

@Int.Cl. 5 G 11 C 11/401 绘別配号 广内整理番号 @公開 平成2年(1990)9月14日

審査請求 未請求 請求項の数 12 (全10頁)

8522-5B G 11 C 11/34

362 C

の発明の名称 主記憶制御装置

> 阿平1-51919 創特

> > 尕

@出 類 平1(1989)3月6日

20発 明 者 片 山 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作 所マイクロエレクトロニクス機器開発研究所内

72年 明 ф 谷 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作 所マイクロエレクトロニクス機器開発研究所内

60条 明 者 智久 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作 所マイクロエレクトロニクス機器開発研究所内

東京都千代田区神田駿河台4丁目6番地

の出 頭 人 株式会社日立製作所 の代 理 人 弁理士 小川 勝男

外1名

100

1. 発明の名称 主紀憶物御装置

84

2. 特許請求の節用

1. スタティックカラムモードあるいはページモ →ド等の高液アクセスモードかもつばイナミ。 クメモリ素子により構成した記憶手段と、政記 **準手袋をアクセスする行アドレスが前回のアク** セス時の行ナドレスとの一致(以下ナドレスヒ ットと記す)。不一致(以下アドレスミスヒッ トと記す)を判定するアドレスヒット判定手段 と、アクセス終了後は前記アドレスヒット相定 手段の次のアクセスの利定結果が出るまで行す ドレスは保留し、判定結果がアドレスヒットで あったら列アドレスのみ与える高速アクセスモ ードによるアクセスをし、アドレスミスヒット であったら改めて行ナドレスを与え底してから 列アドレスを与える道質アクセスモードによる アクセスを行なう判定結果別アクセス手段より 成る主記憶制與装置において。

前記プとレスヒット判定手段による判定結果を **徐たずに常に通常すりセスモードですりセスす** る通常アクセス手段と、前配判定舶果別アクセ ス手段によるアクセスと前記透常アクセス手段 従よるアクセスとの総合的な処理能力を基める かを比較何定し、選択するアクセス手段送択手 政とを設けたことを特徴とする主記憶態如装置。 2 前記アクセス手段選択手段が、あるアクセス 同数におけるアドレスヒット回数の比率を計測 するアドレスヒット事動制手度と、前記の判定 結果別アクセス手段と通常アクセス手段を選択 切器すべきアドレスヒット軍をあらかじめ設定 する切替とット本股京手及を有し、前記アドレ スヒット率計副手段の計削結果と前記切替ヒッ ト本設定手段の設定値を比較することにより前 記アクセス手段の選択を行なうことを特徴とす る請求項1記載のアクセス空記憶制御装備。 A 前記アクセス手段選択手段が、あるアクセス 国数におけるアドレスミスヒット国数の比率を

計闘するアドレスミスヒット率計器手段と、前

-651-

配相連動素別アクセス学校と前記通常アクセス 単級を進表切替でペラアレスミスヒット事を あかじか必定する切待さスヒット事態更手段 を有し、前記アドレスヒット事前即手段の計 結果と前記切替ミスヒット事数定手段の改定域 を比較することにより前記アクセス学段の選択 を行なうことを特徴とする請求項「記載の主記 権制到級機」

- 4. 前記アクセス手変選択手段が、アドレスヒットの連接国教を計数する選携セット計数手段と、切等連続ヒット回数な声をあかじめ設定しておくの考達使ヒット回数数定手段を考し、前記制管連模ヒット計数手段のの改定領を越えた場合には、アドレスにットが続く限り前配制定結果別アクセス手段によるアクセスを使け、アドレスマスにレットが趣に九ば前記過常アクセス手段に戻るよう前配アクセス手段に要るようになりを考している。
- 5. 前記アクセス手段選択手段が、アドレスミス

- にットの通信服数を計数する連続さスヒット計 数手段と、勿等温度くスヒット面数をあらかじ め底定してかく勿等温度はスヒット面数を必申 度を有し、前配連続さスヒットが数手段の計数 値が、前配切等温度はスヒットが数子段の計数 値が、前配切等温度は、アドレスミスヒット が続く限り、前配通常プラセス手段によるアタ セスを続け、アドレスミスヒットが局これば前 記1刊定結果別アクセス手段に戻るよう前記ア クセス手段と選択することを希積とする請求項 1形型の手架便能報答す
- 4 前配プクセス手段過限予段の指末項 4 項配載 の法様にット計数予段及び切替連続とット回数 数定手段と、請末項 5 配載の連続とスピット回数 数形変及び切費連続さスピット回数数定手段 からなり、アドレスピットの連続回数が前配切 特選提ピット回数較定手段の較定値を越えたら それ以後のアドレスさスピットの連続回数が 配切等連続さスピットの画数型手段の設定 地点とまで前配利空結果別プクセス手段と進減 地入るまで前配利空結果別プクセス手段と進減
- し、それ以外では前記通常アクセス手段を選択 することを特徴とした請求項1記数の主記[[創 極知度]
- 2 防犯アクセス手製湯沢手段が、アドレスミス ヒットの実施国数が前記切替連接されモット面 数段復準等質の教堂値を越えたらそれ以後のアド レスヒット連接面数が前記切奪連接ヒット協数 投矩手段の設定値を結えるまで、前記適常アク セス等数を選択し、それ以外では耐配刊定結果 別アクセス手段を選択することを特徴とした結 次項を配数の主記性前極限性
- 5 主切損失能内であるいは主的機製と他の配 機関機関で複数のデータを1デー度を解析を設す あデータ転送手度を異だ環境と、航データ転送手度による転送を行った無には前配アクセス手段 選択呼吸が、前記通常アクセス手段を選択する ことを特徴とする請求項1配載の主配律期間検 減。
- 8 前紀アクセス手段選択手段において、特定の アドレスのアクセスにより書き込み可能な配憶

- 手段を有し、仮配性手段の内容により前配アク セス手段の選択を行うことを特数とした請求項 1 配触の主配性制御装置。
- 10. 前配アクキス手度為択手段を増える主配体制 即装度により主配像の削減を行うコンピュータ レスケムにおいて、前配アクセス手及選択チ阜 か得える配便手段に、プログラム上でプログラ ム目方のアクセス手段を選択するためのデータ の着き込みを行うことを特象とした請求項 ? 記 歌の正記性到到候業を用いたコンピュータシス テム・
- 11、スタティックカラムモードあるいはペーツモード場の落選アタセスモードをもつダイナミックメモリ東アにより構成した配理手段を影響力 あメモリ 別海戦 重の行アドレスストローブ信号 (以下8人3と配す)発生回路において、アクセス終了後進も形に8人3をインフクティブとする動作を一ドと、次のアクセスまでアクティブのちょファクティブにし、必要なければアクティ

プのままアクセスを行う、という 5 種類の動作 モードをもつ FAS 発生風路。

12. 龍水頂 2 尺は 3 記載の前記 アクセス千段 選択 手段が、アクセス回数が特定のたに達したら、 出力レベルを変化する 9 セット付きカクンタと、 アドレス にット回数あるいはアドレス 2 スヒット 同数が 毎定の数 強に達したら出力レベルを変化し、かつ入力をマスタする 9 セット付きカウンタを増え、前配アクセス回数カクシタ 5 るいはアドレス 2 スヒット 回数カウメタ 5 るいはアドレス 2 スヒット 回数カウンタ 5 るいはアドレス 2 スヒット 回数カウンタの出力を検出して前記アクセス手段の選択 をし、同時に前記 2 つのカウンタを 9 セットして、可解状態に戻して同様の動作を練り 3 エことを得象とする主配性 前側突糞。

4 発明の詳細な説明

[産業上の利用分野]

本発明はコンピュータシステムにおける主配権 制御装置に係り、特にスタティッタカラムモード セページモードなどの高温アクセスモードを慎え

ある。これを第2凶を用いて説明する。第2凶W は通常のアクセス。(b)は高速モードにおけるアク セスのDRAMに与える信号のメイミングティート である。函中、21は行フドレスをDBANに与え るトリガ信号(以下RAS-Nと記す)、22は列 アドレスをDRAMに与えるトリガ信号(以下CAS ー川と記す)。23は「回目のアクセスの行アド レス、24は1回目のアクセスの残アドレス、25 は行アドレス23を取り込むRAS-Nのトリガエ ッジ、26は列ナドレス24を取り込むCAS-M のトリガエッジ、27,28はそれぞれる個目のア クセスの行アドレスと残アドレス。 29,30 はア ドレス 27、28 を取り込む RAS-N 。 CAS-N O トリガエッジである。(4)の通常モードのアクセス では毎回のアクセスで行アドレスを与える必要が あるが、(6)の高速モードでは2回目のアクセスが 1回目のアクセスの行丁ドレスと一致したときは、 行アドレス27は与える必要がなく、その時間分 アクセス時間を衝動できる。たお第2個60は高速 モードのうちベージモードのタイミングであり、

たDBANを主記憶姿度とし、システム金体の処理 膨力を向上するのに好適な主メモリ制御装置に跨 する。

[従来の技術]

近年。パーシナルコンピュータ(以下パソコンと配す)の中央が周珠隆の高性能化に伴い、生記 世報度の高速アタセス性の要求が高まっている。 このためパソコンの主配種装貨の主流であるダイ ナミックRAM(以下DRAMと起す。)は、その アタセス時間を高速化するのに加え、スタクィッ タカラムモードやページモードといった高高アク セスキードを備えたものが開発されている。

DRAMの通常のアクセスはアクセスするアドレスを、行アドレスと列アドレスの2個に分けて
DRAMに与えアクセスを行うが、前述の高減アク
セスセードは次のDRAMアクセス時にDRAMに与
えるべき行アドレスが前回与えられた行アドレス
と一致する場合(以下アドレスヒットと配す)は
行アドレスを与える必要がなく、例アドレスの
ねよればそのアクセスは続了する。というもので

スタティッタカラムモードの場合は CAS-Nは Low レベルー空でアドレスのみを変化させる。

以上のような高速アクセスモードを備えたDR A目からなる主記世長屋の制御方式としては、特 脳斑 61-42795 対公報に配載されているものが ある。これについて無き図を用いて説明する。第 3 図は、高速モードを備えたDRALEを制御する主 記憶制御装置の構成図である。図中 3 1 は C P U より出力するアクセス要求信号、82はアクセス 要求信号31を受けてメモリのエクセスを行うメ モリ制御回路、3.5はメモリ制御回路の出力で RAS-N, CAS-N等のメモリ制御信号。54は 高速アタセスモードを備えた主記憶装置、35は CPBの出力するアドレス、るらはアドレス35 を制御するアドレス制御図路、るりは前週のアク セス蜂の行アドレスを配催しておくレジスタ、 3 8 はレジスタミ1の内容と次のアクセス時の行 アドレスを比較し、等しかったらアドレスヒット 信号40を出力するアドレスヒットミスヒット判 定函路である。メモリ制御製業32はCPリより

レスを与える必要があり、前回のアクセス終了直

後にRAS-Nのブリチャージを始められる通常モ

ードのアクセスより遅くなってしまう。これを集

4 凶を用いて説明する。第 4 図回はアドレスヒッ

トミスヒットの判定結果がミスヒットと判ってか

ら改めて行ナドレスを与える場合のアクセスタイ

ミング、両辺(b)は判定結果を待たずに行フドレス

を与えるアクセスタイミングを示しており、図中

21から30までは第2鐘と関様、41はアドレ

スの利定結果を示す利定信号、42はアドレスミ

スヒットが起きたことを示す変化点であるとする。

当然ながら42の時点では次のアクセス要求とア

ドレスは既れ出力されていることになり、同図(b)

のBAS-Bのトリガ29ではこれを素早く取り込

むことができるが、隣庭側では42の時点よりプ

リチャージをしてから RAS-Hトリガ29を出力

するため、プリチャージの時間分遷れがしまう。

なお、この RAS-H のブリチャージは、行アドレ

スを取り込むためには絶対必要なものである。従

アタセス共派信号 3 「を受けるとアドレスヒット 信号 4 6 の入力により第 2 図(4) の通常モードによ るアタセスか(4)の高選モードによるアタセスかを 決定し、主配信接援 3 4 をアクセスする。その他 の同様の企動側として、希剛昭 60-95668 号公 帙、梅顕昭 63-11739 号公報を確認されたい。 (強明が解決しようとする接種)

上記従来技術は、ブログラムの局所性を利用したものであり、これは一般的だブログラムに同しては、非常に近いアドレスをアラセスし続けることが多いということである。しかしながらブログラムによっては必らずしもそうでない場合があり、例えば主記律以外のものを頻繁にアタセスしたり、ウェンア命令と上板的多いものや、かさなマアルスの変化する動がが高くなってしまいアドレスはスピットが多くなる。するとアドレスはスピット時のアタセスは、南アドレスととと敬儀(これを私な、大のブリティージという)と行ってから行アドレスをよる単偏(これを私な、大のブリティージという)と行ってから行アドレスを入る単偏(これを私な

って、高速アクセスモードを応用しようとすると、 段を、ブログラムの周所性を判断する手段からの 信号により勿談えることにより選択される。

らず、全てのブログラクトに対して高速処理の要求 を満足できるわけでなく、かえって低温化するこ とがある、という同題があった。 本発明の目的性、推測化可能なブログラムに対 してはその性能を推進し、低温化してしまうよう ケブログラムに対しては満常の裏さの処理が可能

それを応用できなかった場合には通常のアクセス

を行う時よりアクセス時間をより多く必要として しまう。上記従来技術は以上の点が配慮されてお

してはその性能を維持し、低速化してしまうよう たブログラムに対しては連常の速さの処理が可能 となるよう、システムのトータル的な性能を上げ ることにある。

(課題を解決するための手段)

上記目的を連載するために不発明は、アドレス ヒット時は改めて行アドレスを与えてから列フド レスを与えるという高速モードでのアタセスをす る例即を行なう学段と、アドレスのヒットもスセ ットの判断は特たずに返わに次の行アドレスを与 える単位をしてしまう追索モードだけのアタセスを える取信をしてしまう追索モードだけのアタセス との取る行なう学段とを用案し、このよつの別回手 またプロックムの局所性を相関するために、フ クセス時の行アドレスの定化する比率を計劃する 毎度、アドレスとットの連続性あるいは不連続性 を計削する手段、アドレスミスと・トの連続性 るいは不連続性を計削する手段、そしてそれぞれ の計測越来を得定するためにあらかに必労等後を 整定しておく改定手段を設け、プログラムの局所 整定制断する手段としたものである。

さらにDBA(ダイレクト・パキリ・アクセス :GPBを介さず、直接主配様内あるいは主配様 と他の配権機能制のデータ転送を行うこと)という等級なアクセスのもとでは、海突にアクセスの 局所性が失われるため、アクセスの制御を進常を ードに初換えることにより処理性態を低下させない。

また、外部より客き込み可能なレジスタの内容 によりアクセス手紋の選択を行い、さらにソフト ウェアでそのレジスタにデータを書き込むという ことも可能である。 〔作用〕

本発明のアクセス手段選択手段は、王記徳をア タセスする影似の行アドレスの要都や、主配機をア クセスするブバイメだより、遠立和空級無果別アク セス手段と遠常アクセス手段を選択労争えし、そ れによってトータルなアクセス性度を高め、ある いは低下させることがないようになる。

選択切替えする判定手段は、アクセスする行ア ドレスが、一定のアクセス回数の関に何回アドレ セットしたかあるいはさスヒットしたかをアド レスヒット準計例手段あるいはアドレスミスヒット 半計測手段により計成し、それを設定値と比較 して利定する。それたよってアクモス手段を切撃 よるべき必要になったも切替える。

あるいは、アドレスヒットの連択回数を計算する連携にット計数学段や、またはアドレスミス ットの連続回数を計算する連携されにット計数学 の計数ほと、切等連続にット回数数元学段や または切容連載されたット回数数元学段の改定運

ではアくにアリチャーツを始め近常セードによる 次のアクセスド値える通常アクセス平泉、6 は以 よ2つのアクセス平泉を通査者沢して配便手段の アクセス性態をより高めようとするアクセス手段 減減手段、3 は本発明の正配推制再級産体を示 している。機幅の動作によれまでも減べているの で、まらに具体化して説明する。

係5回は本現別の主記権制別構能の一異態例の
プロック図であり、図中51はシステムアドレス
5をRAS-H21,CAS-H22で合わせて行アド
レス,別アドレスを切替えてメモリに与えるアド
レス行列切替回路。52はアドレスミスヒット時には
高速アクセスのヒット動作を、アドレスミスヒット時には
スというト動作をするようなタイミング
6号を生成する高速アクセスタイミングをは図路。
31はタイミング生成図路52は10異生した高速
アクセス安次信号。54は主配性アクセス性能を
より高くするようアクセスモービの発生図路の当まな
近り高くするようアクセスモービの発生図路である速
スプラセス要求信号。51はRAS-H21の発生図路で対していた。

を比較して特定する。それによってアクセス手段 を切替えるべき状態になったら切替えを行う。

また、別の制理手段としては、D N A のシング ル転送の際には、転送元のデータを数を出して転送先へ書き込んで、の繰り返しのためアドレス く スヒットが続くため、この時は推動的に通常モードのブクセスに切着えるようアクセス手段選択手段が動作する。それによって D N A 等のアクセス 速度の低下を防ぐ。

「寒放例)

以下、本先例の一类説例を第1回。第5回を用いて説明する。第1回は本先列の収録を示したものであり、1はロを目からのアドレスやコマンドなどのアタセス選求債号。2はページモードやスタイックカラルモード等の高級アクセスモードを6つDRAMにより構成された配據手段、4は配復手段2をアクセスする行フドレスが前回のアクマスと一数しているかを判定し、例アドレスのかなを考えるか、改めて行アドレスを与ましてかる切除える制定結果到アクセス手段、5はアクェス美

ャージをしてアクセス要求を持ち、アクセス要求 校は返ちにBAS - N をアクティブとし、高速アク セス炭素信号53の入力があった場合は RAS-N21 をアクティブに張ち、そスヒット 特理回は返ちだ リチャージを行う、5 当 は 書気信号 発生回路さい の助力信号が設備を一ドを選択した時は高速アク セス炭素信号53をマスクして、通常モードでの RAS-N21を発生するように BAS - N を を割削するゲート、57は CAS - N 在 アクティアとで たタイミ 生図路で、RAS - N がアクティアとなったタイミ メクタを接駆して CAS - N をアクティアとする。

本実施例によれば、高速アクセス時のヒット動作、高速アクセス時のとストット動作もじた場で アクセス動作の5種類のRAS-1月発生が1つの発 生国路で可能となり、国路技術が小さくですむ。 ところでアクセスモード選択信号発生国第540 万式のうち、アドレスヒット率あるいにミスヒット率の計划的操生を応用するものの一実施列を係る ・ 第7個により接例するものの一実施列を係ら ・ 第7個により接例する。

第6回はその回路辺であり、図中61はアクセ

ス表決信号であり、供求があるたびにベルスが出 る。42はアドレスヒットドスヒット刊度信号で、 アドレスヒット中はHレベルに次っているものと する。43はアクセス表決信号を1をカウントす あたなだにベルスが出るようにし、かつカウンタ 45の出力が変化すると入力をマスタするように 高数をカウントするカウンタ、66はカウンタ63 の出力信号、67はカウンタ、50はカウンタ63 の出力信号、67はカウンタ、50はカウンタ63 の出力信号、67はカウンタで30-P.P.69 はアクセスモード選択出力信号である。

展7回は、第4回の回路の各部借号のタイミングを示したものである。第4回においてカウンタも 5.6 k は 出力が変化するカウント値を任業に設定できるものとし、その比率がアクセスモードの 連択を切替える値となる。 列えばカウンタ 6.3 を 125 k カウンタ 6.5 k 4 r 出力がよってんだなる。 フェフィすると 5 k 7 回に示すように、 使 9.6 7 k

ョレベルとなるが、カウンタ65の出力が、カウ ショ65の1まット海子に入っているため、アウ セス回数が128に走する前に、アドレスヒットが 44回程をないと、第4回日の57.68の出力 67 は変化しない。なお第6回中、アドレスヒット 6 スヒット 特定量号の論風を遊にすることにより、 アドレスとスヒット 本によるアクセスモット 23 にすることができる。本実施制によれば、アドレ スヒット 28、あるいはアドレスミスヒット 30 の 割が、任変のアクセス異求回数により可能となり、 またその 40 定額乗はリアルタイムで信号を出力できる。

次に他の方式としてブドレスにったあるいはく スピットの選択回数によりアクセスモードの選択 をする方式の一実施賃を新き頭により提明する。 81はアドレスヒットのアクセス時ペルスを出す ようにし、かつカウンタ88の出力がヨレベルに たったら入力セマスタするためのABタゲート、 82はアドレスミスヒットのアクセス時パルスを 出すようにし、かつカウンタ88の出別はレベルに はないたし、かつカウンタ88の出別はレベルに はないたし、かつカウンタ88の出別をレベルスを

ルになったら入力をマスクするための A N D ゲー ト、83はナドレスヒットの選続回数をカウント するカウンタ、84はアドレスミスヒットの連続 回数をカウントするカウンタ、85はアクセスモ ード選択信号を出力するD-P.P.、8 6はシステ ム立上げ時やリセット時のアクセスモードを決定 する入力である。カウンタ83,84は任意のカウ ント数で出力がアクティブとなるよう設定できる ものとする。カウンタ83はアドレスヒットが設 労した回数だけ連続して起こると出力をアクティ プとし、以後アドレスヒットが続くまでその状態 を保つ。そしてアドレスミスヒットが起きると再 びィンプタティブとなり、なからカウントを始め る。カウンタ84は遊にアドレスミスヒットに対 し連続函数をカウントしアドレスヒットによりり セットされる。以上2つのカウンタの出力をセッ トリセット付きの B-F.F. にある個に示したよう に入力することにより、設定値を燃える連続函数 が起きたものによりレベルを決定し、一度レベル が変化したら、もう一方の連続回数が設定値を無 次にDNA降の切替え方式については、DNA のシンダル転送を翻集する手段を設け、そのアタ セス時にアタセスモードを通常アクセスに切替え るようにする。DNAのシンダル転送を開業する 手段の一実施別としては、DNACの思レジスタ し内容と等しくするレジスタを外帯に設け、シン ダル転送モードが設定され、かつNAC 短動設案

-656-

特別平2-232890 (プ)

があったらアタティブとなる信号を作ることによ り実現する。本実施列によれば、回路銭銭が大変 小さく、他の万式と組み合わせて使うことが可能 である。

次に、アクセス予段をレジスタに書き込む方式では、あるアドレスをアクセスすることによりデータを審き込み保持するレジスタを設け、その内部によりアクセス手段の選択を行う。これによればアクセス手段の選択を不つ・デード任せることができ、またプログラム内でそのレジスタへ任業に書き込めるため、プログラマーがアログラムの特性を考えてアクセス手段の選択を行うことができるようになる。

無残間路とする実施例としては、これまでの技 前的手段、回路、設置時は全てデジタル前即可能 なためゲートフレイによる無数回路化は時間なく 行える。本実施例によれば開発別間の短載、低間 発養の効果がある。

「発明の効果】

本発明によれば、アクセス手収速択手段の選択

リアクセス手段の切壊えを行うことにより、性能 向上のアドレスとット率やミスとット率の値が不 切である時や、実践のアクセスだめいでミアルタ イスに対応したい時に有効である。遠常、アドレ スのとットやミスヒットというのは連続して起こ りがわであるため、細かい制御により性能向上を より高めることが可能となる。

またり N A のシングル転送では、明らかにアドレスはミスセットするので、これは海市モードル野主るべきである。現在のコンピュータンステムでは、配接機能のデータのブロック転送は頻繁に行われ、その処理機能が、トータルな処理性能に大きな影響を与えるようになっている。そのため転送処理を減くすることはシステムの処理機能向上に大きく実験する。

また、アクセス手段の切替えを外部より書き込み可能なレジスタのデータにより行たうと、ユーザにアクセス手段の対策と関係することができ 特にプログラマーが、プログラム自身の特性を考え、行アドレスの変動が大きそうなプログラへ編 により、DRAMの高速アクセスモードを応用した り、応用しなかったりすることにより、高速アク セスモードにおいて行アドレスを更新すると通常 のアクセスよりアクセス時間が増すため、プログ ラムによってはかえって処理時間があかってしま うという問題を解決できるので、主配性制御の性 能向上の効果がある。また本島例によれば、DMA のような音様なアクセスにより高速アクセスモー ドだけでは性能を落とすと考えられる場合にも対 にてきる。

またアドレスヒット事やミスヒット事を計劃し てアタセス予股の選択を行うことにより、アタセ ス予股の関帯えが最適にされ、あらゆるシステム に対応できる。例えばアドレスヒット率が60多 を越えればトーラルの処理性能は、通常アクセス のシステムより向上するというデータがあればそ のアドレスヒット率60多あるいはミスヒット率 +09という値を設定することにより漸減化が固 れる。

またアドレスヒットミスヒットの連続回数によ

勝では通常モード、といった選択ができるように なる。

集集回馬化によれば、内部動作の英選化・練音 の影響の嵌分・コストの低級などの効果があり、 また段径値や方式を外部で設定できることにより、 その無機関係の使用環境により表選なものを選ぶ ことができる。という効果がある。


4. 図面の簡単な説明

集1個は本発明の概略を示す図、第2回は高速 アクセスモードを説明するタイミングチャート、 第3回は従来側のブロック図、第4回は高速アク セ級明するタイミングティート、第5回は本発明 のブロック図、第4回はアレスヒット集を計劃 してアクセスモードを別量える方式の回路図、第 7回は第4回の動作を説明するタイミングティート、第6回はアレスヒットはスヒットの連接回 数計削してその計劃転乗によりアウセスモード を付算える方式の回路回である。


3 --- 主記檢制御裝置

- 4…判定結果別アクセス手段
- 5…通常アクセス手段
- 5…アクセス手段選択手段
- 52…アクセスセード選択債号発生
- 6 3 … 丁タセス回数カウンタ
- 65…アドレスヒットカウンタ
- 8 3 … 連続ナドレスヒットカウンタ
- 8 4 … 連続アドレスミスヒットカウンダ。


第 1 図



代種人 弁理士 小川勝男



第 4 図



5 🖸

第 6 図

